

**PERIODIC PULSE NOISE REMOVING DEIVE**

Patent Number: JP60039365  
Publication date: 1985-03-01  
Inventor(s): SANO KENICHI; others: 03  
Applicant(s):: NIPPON GENSHIRYOKU JIGYO KK; others: 01  
Requested Patent: ☒ JP60039365  
Application Number: JP19830145659 19830811  
Priority Number(s):  
IPC Classification: H02M1/12 ; G08C25/00 ; H03K5/00  
EC Classification:  
Equivalents:

---

**Abstract**

---

**PURPOSE:**To remove a periodic pulse noise mixed in a detection signal by applying a synchronizing signal synchronized with the noise to a gate circuit, and stopping the output of the gate circuit during the noise conducting period.

**CONSTITUTION:**When a detection signal 1 mixed with synchronous pulse noise is detected and inputted to an input terminal 6 of a periodic pulse noise removing device 3, a synchronizer 4 operates to close a gate circuit 5 only during the passage of the noise since composed to synchronize with the noise. Then, a periodically cutout signal is botained as shown from the output terminal 7 of the device 3, the since the cutout portion becomes of the degree capable of being ignored for the entirety of the signal 1, the correct amplitude of the signal 1 can be measured.

---

Data supplied from the esp@cenet database - l2

**THIS PAGE BLANK (USPTO)**

発明移込

⑩ 日本国特許庁(JP)

⑪ 特許出願公開

⑫ 公開特許公報(A)

昭60-39365

⑬ Int.Cl.<sup>4</sup>

識別記号

庁内整理番号

⑭ 公開 昭和60年(1985)3月1日

H 02 M 1/12  
G 08 C 25/00  
H 03 K 5/00

7319-5H  
7187-2F  
7232-5J

審査請求 未請求 発明の数 1 (全4頁)

⑮ 発明の名称 周期的パルス状ノイズ除去装置

⑯ 特 願 昭58-145659

⑰ 出 願 昭58(1983)8月11日

⑱ 発 明 者 佐 野 健 一 川崎市川崎区浮島町4-1 日本原子力事業株式会社研究所内

⑲ 発 明 者 常 岡 治 川崎市川崎区浮島町4-1 日本原子力事業株式会社研究所内

⑳ 発 明 者 角 田 十 三 男 川崎市川崎区浮島町4-1 日本原子力事業株式会社研究所内

㉑ 出 願 人 日本原子力事業株式会 東京都港区三田三丁目13番12号  
社

㉒ 出 願 人 株 式 会 社 東 芝 川崎市幸区堀川町72番地

㉓ 代 理 人 弁理士 猪 股 祥 晃 外1名

最終頁に続く

明 細 書

1. 発明の名称

周期的パルス状ノイズ除去装置

2. 特許請求の範囲

(1) 周期的パルス状ノイズが混入した検出信号を入力するゲート回路と、前記周期的パルス状ノイズと同期する同期回路とからなり、前記同期回路から前記周期的パルス状ノイズに同期した同期信号を前記ゲート回路に与えて該ゲート回路の出力を前記周期的パルス状ノイズの導通期間阻止するように構成したことを特徴とする周期的パルス状ノイズ除去装置。

(2) 波高弁別回路と遅延周期の異なる遅延回路とアンド回路とからなる同期回路であり、該同期回路の出力は遅延周期の長い遅延回路によつて決まるように構成されている特許請求の範囲第1項記載の周期的パルス状ノイズ除去装置。

3. 発明の詳細な説明

[発明の技術分野]

本発明は、信号に混入している周期的パルス状

ノイズを除去する装置に関する。

[発明の技術的背景とその問題点]

例えば、静止形直・交変換回路においては、サイリスタを用いたインバータ回路が使用されている。このインバータ回路は直流を所定周波数の交流に変換させるためにゲート回路に切換信号を加えることにより周期的に切換えられている。このような静止形直・交変換回路が作動しており、かつこの直・交変換回路の近傍に測定対象物がある場合、測定対象物からの検出信号中に前述のインバータ回路における切換信号がパルス状ノイズとして周期的に混入することがしばしばある。第1図はこのような状態における検出信号の1例を示したものである。同図に示すように検出信号1中にパルス状ノイズ2が周期的に混入している。そして、この場合、検出信号1の大きさを自動的に測定する装置が設置されていると、周期的パルス状ノイズ2も検出信号1とともに同時に読み取ってしまうので、検出信号値は実際値よりも大きな値を示すことになり、場合によつては、測定対象

物が正常であるにも拘らず、測定対象物が異常であるという表示をすることになる等の不具合が生ずる。また、このような測定系外からのノイズの混入を防止するためには同軸ケーブル等を用いた配線工事を施せば十分に防止することもできるが、予定外の測定機器の搬入あるいは設置場所の狭小等のために測定系外からのノイズの混入を防止することができない等の問題が生じた。

#### [発明の目的]

本発明は、上記事情に鑑みてなされたもので、その目的は、検出信号に混入している周期的パルス状ノイズを有効に除去するとともに信号のS/N比を向上させることのできる周期的パルス状ノイズ除去装置を提供するにある。

#### [発明の概要]

本発明は、上記目的を達成するために、周期的パルス状ノイズが混入した検出信号を入力するゲート回路と、前記周期的パルス状ノイズと同期する同期回路とからなり、前記同期回路から前記周期的パルス状ノイズに同期した同期信号を前記ゲ

ート回路に与えて、このゲート回路の出力を前記周期的パルス状ノイズの導通期間阻止するように構成している周期的パルス状ノイズ除去装置に関するものである。

#### [発明の実施例]

本発明の一実施例を図面を参照して説明する。

第2図は、本発明の周期的パルス状ノイズ除去装置3のブロック構成図を示すもので、4は同期回路、5はゲート回路で同期回路4の出力によって制御される構成となつている。6は入力端、7は出力端である。

今、周期的パルス状ノイズ除去装置3の入力端6に第1図に示すような同期的パルス状ノイズ2が混入された検出信号1が検出され入力されると、同期回路4は同期的パルス状ノイズ2に同期するように構成されているので、同期的パルス状ノイズ2の通過期間のみゲート回路5が閉じるように作用する。そうすると、同期的パルス状ノイズ除去装置3の出力端7からは第8図に示すような周期的に切れた信号が得られるが、パルス状ノイズ

2の間隔 $\Delta$ と検出信号1の切れる幅 $\delta$ との比 $\delta/\Delta$ は十分に小さく選べるので、この検出信号1の切れている部分の影響を小さくすることができる。そうすると、この切れている部分は検出信号1全体に対して無視できる程度となるので、検出信号1の正しい大きさを測定することができる。

第4図は、本発明の同期的パルス状ノイズ除去装置8の他の実施例を示すもので、9は波高弁別回路、10および11はそれぞれ周期1回遅れおよび周期 $n$ 回遅れの遅延回路、12はアンド回路であり、この波高弁別回路9と遅延回路10、11とアンド回路12とからなる回路は第2図における同期回路と同様にゲート回路5にゲート信号を与えて、ゲート回路5の導通状態を制御するものである。なお、第2図と同一箇所には同一符号を附して説明する。

第4図において、同期的パルス状ノイズ除去装置8の入力端6に第1図に示すような同期的パルス状ノイズ2が混入した検出信号1が入力されると、この検出信号1はゲート回路5に入力される。これと同時に検出信号1は波高弁別回路9にも入

力され、この波高弁別回路9においては所定レベル以上の検出信号部分のみが出力されるが、第1図に示した検出信号1ではパルス状ノイズ2のみが波高弁別回路9を通過して出力されることになる。そして、このパルス状ノイズ2は遅延回路10では1周期遅れて出力され、遅延回路11では $N$ 周期例えば3周期遅れて出力されるので、アンド回路12の出力は検出信号1に対して $N$ 周期、本実施例では3周期遅れてゲート回路5にゲート信号を与える。そしてこれ以後、アンド回路12の出力は、1周期ごとにゲート回路5にゲート信号を与えることになる。したがって、3周期以後は第3図と同様な周期的に切れた信号が得られることになる。

ところで、例えば第5図に示すような周期的パルス状ノイズ14の1周期以上に亘つて持続する衝撃波13に周期的パルス状ノイズ14が混在しているときには、遅延回路11の遅れ $N$ が小さいと、衝撃波13がまだ持続している状態でも遅延回路10と遅延回路11より同時に出力が出て、ゲート回路5より衝撃波13が出力されない場合も生じる。このよ

うなとき、遅延回路11の遅延周期を所定周期分例えば第5図では5周期分遅延させればよい。そうすると、その周期間、遅延回路11の作用によりアンド回路12のアンド条件が成立しないので、ゲート回路5にはゲート信号が与えられず、したがって入力端6から入力された衝撃波13はそのまゝ出力端7から出力されることとなる。

#### [発明の効果]

本発明によれば、検出信号に混入している周期的パルス状ノイズを有効に除去するとともに検出信号のS/N比を向上させることができる。また、ゲート回路へのゲート入力を所定周期遅延させることにより波形解析に必要な衝撃波等の波形をそのまま取り出すこともできる。

#### 4. 図面の簡単な説明


第1図は周期的パルス状ノイズが混入している検出信号波形図、第2図は本発明の一実施例のブロック回路図、第3図は第2図の出力端から出力される信号波形図、第4図は本発明の他の実施例のブロック回路図、第5図は周期的パルス状ノイズ

が混入している衝撃波の波形図である。


- 1…検出信号 2…周期的パルス状ノイズ  
3, 8…周期的パルス状ノイズ除去装置  
4…同期回路 5…ゲート回路  
9…波高弁別回路 10, 11…遅延回路

代理人 弁理士 猪 股 祥 晃 (ほか1名)


第 1 図




第 2 図




第 3 図



第 4 図



第 5 図



第1頁の続き

⑦発明者 盛岡

俊彦

東京都千代田区内幸町1の1の6 東京芝浦電気株式会社  
東京事務所内